[News] IBM fait entrer la loi de Moore dans la troisième dimension
Modérateur : Modérateurs
-
Adrien
- Site Admin
- Messages : 34343
- Inscription : 02/06/2004 - 18:58:53
- Activité : Ingénieur
- Localisation : 78
[News] IBM fait entrer la loi de Moore dans la troisième dimension
IBM a annoncé une nouvelle percée dans la technologie d'empilement de puces 'chip stacking' en environnement de production, qui fait passer la microélectronique d'une technologie traditionnelle 2D à une technologie vraiment 3D.
Cette nouvelle technique permet à différents composants microélectroniques d'être assemblés directement les uns sur les autres grâce à de multiples trous ('vias') percés dans le silicium et remplis de métal. L'empilement réduit la longueur des fils d'inte...
Dernière modification par Adrien le 06/05/2007 - 11:56:50, modifié 1 fois.
Re: [News] IBM fait entrer la loi de Moore dans la troisième dimension
Adrien a écrit :...L'empilement réduit la longueur des fils d'interconnexions d'un facteur 1000 et multiplie le nombre de canaux de transmission inter-puces d'un facteur 100, ce qui permet aux différentes parties de la puce de communiquer beaucoup plus rapidement entre elles...
beaucoup plus rapidement...le mot doit etre faible
-
StarDreamer
- Messages : 1165
- Inscription : 07/03/2006 - 15:55:14
je trouve leur wafer bien fin...
j'ai l'impression qu'ils ont plus ou moins repris les procedes smart cut de chez SOITEC pour faire leur transistors (decoupage en tranche tres fines de silicium)
Pour la dissipation thermique: ca doit etre assez sensible, meme si on abaisse els tensions VDD... ou alors ils y mettent des structures a reduction de chaleurs (transistors qui en appliquant de la chaleur la transforme en courant)
au niveau architecture ca va etre un beau casse tete, je ne pense pas que cadence par exemple ait de soft routeurs pret pour ca.
bref beaucoup d'anonces, mais je ne suis pas sur que l'industrie soit prete pour suivre (ou ne le veuille, car on peut distiller les avancee, suivre la loi de Moore et se faire un max de fric ).
j'ai l'impression qu'ils ont plus ou moins repris les procedes smart cut de chez SOITEC pour faire leur transistors (decoupage en tranche tres fines de silicium)
Pour la dissipation thermique: ca doit etre assez sensible, meme si on abaisse els tensions VDD... ou alors ils y mettent des structures a reduction de chaleurs (transistors qui en appliquant de la chaleur la transforme en courant)
au niveau architecture ca va etre un beau casse tete, je ne pense pas que cadence par exemple ait de soft routeurs pret pour ca.
bref beaucoup d'anonces, mais je ne suis pas sur que l'industrie soit prete pour suivre (ou ne le veuille, car on peut distiller les avancee, suivre la loi de Moore et se faire un max de fric ).