[News] Des transistors à l'assaut de la troisième dimension

[Michel]

Les limites de miniaturisation des composants électroniques pourraient être plus éloignées que ce que l'on pensait. Une équipe du Laboratoire d'analyse et d'architecture des systèmes (LAAS–CNRS, Toulouse) et de l'Institut d'électronique, de microélectronique et de nanotechnologie (CNRS/Université Lille1/Université de Valenciennes et du Hainaut-Cambresis/Isen) viennent de construire un transistor de taille nanométrique au comportement exceptionnel pour un dispositif de cette dimensio...

Lire la suite

[cisou9]

Dire que j'ai appris mon métier il y a 53 ans avec des "Lampes" tubes électroniques, il y a du chemin de fait !!!

[buck]

un peu cisou ;)
j'essaierai de recuperer le papier la semaine prochaine, j'espere y voir une confrontation entre les dispo planar, trigate ou finfet et cette archi, autant le planar c'est sur qu'il ne suit plus la cadence depuis 40nm, autant les 2 autres je ne pensais pas

[Victor]

Déjà qu'avec les masquages c'était compliqué
mais là c'est hyper compliqué à gérer en process

[buck]

ils semblent dire le contraire ca reste a voir

[jeanpc]

Il faut quand meme que le procede de fabrication reste compatible avec les process actuels, parce qu'avec les milliards investis par quelques geants pour s'equiper pour le submicronique profond, il va d'abord falloir amortir. Ou alors ce serait l'occasion pour les petits fondeurs qui n'ont pas pu suivre, de revenir dans la course.
Quant a stacker et router en 3D, c'est bien, mais pour l'instant il n'y a aucun outils de CAO pour ca. L'EDA a encore de beaux jours

[Victor]

On gagnera peut être en place et en densité mais en temps c'est à voir

[buck]

ca fait 10 ans au moins qu'on est a la frequence max en regime de fonctionnement normal et a temperature ambiante vu que le transport des charges est ballistique depuis pas mal de temps, la reduction reduit un peu ce temps mais a la marge