Nehalem

La microarchitecture Nehalem est une microarchitecture x86 d'Intel, utilisée par les familles Nehalem et Westmere. Elle succède à Core, par rapport à laquelle elle apporte plusieurs changements majeurs, comme l'intégration du contrôleur mémoire, l'utilisation d'un nouveau bus de données système et inter-processeur (QPI), et l'intégration d'un contrôleur PCI-Express. .

• Architecture multi-cœur modulaire.
• Hyperthreading : chaque cœur peut traiter deux threads simultanément.
• 3 niveaux de mémoire cache dont deux dédiés à chaque cœur.
• Contrôleur mémoire double ou triple canal intégré.
• Bus système et inter-processeur QuickPath Interconnect (similaire au bus Hypertransport utilisé par AMD) ou DMI.
• Second niveau de prédiction de branchement (second niveau de BTB=Branch Target Buffer)
• Stockage des boucles logicielles après décodage (précédemment : avant décodage)
• Macro fusion des instructions 64bits (uniquement valable pour les instructions 32bits sur le Core2)
• Contrôleur graphique intégré (sur certains modèles)
• Gestion d'énergie propre à chaque cœur.
• Support natif de la virtualisation (selon modèles)

Conception multicœurs

L'architecture Nehalem est nativement multicœurs. Une conception modulaire permet de proposer des variantes de cette architecture en fonction des divers segments du marché, avec plus ou moins de cœurs, de mémoire cache, de bus système et de contrôleurs mémoires.

Contrôleur mémoire

La plupart des microprocesseurs modernes intègrent leur contrôleur mémoire, qui permet les échanges directes entre la mémoire vive et le processeur, sans passer par le chipset.

Interconnexions QuickPath Interconnect

Certains modèles sont reliés au système par un bus nommé « QuickPath Interconnect ». Il est relativement similaire dans son principe à l'HyperTransport de son concurrent AMD, afin de fournir une bande passante mémoire optimale tout en éliminant au maximum les goulets d'étranglement.