Développement de la CAO
La CAO a rapidement gagné en importance avec la miniaturisation continuelle de la technologie des semi-conducteurs selon la loi de Moore.
Les ingénieurs des fonderies réalisent et testent des circuits sur ordinateur avant de lancer la fabrication. Les compagnies service-concept utilisent aussi les logiciels de CAO pour évaluer de nouveaux concepts et les préparer pour la fabrication. Les outils de CAO sont aussi utilisés pour synthétiser et implémenter des fonctions dans les FPGAs.
Les plus grandes entreprises de CAO électronique
Entreprise | Localisation | Capitalisation (09/2009) |
Synopsys | Mountain View, Californie | $3230 millions |
Cadence Design Systems | San Jose, Californie | $1890 millions |
Mentor Graphics | Wilsonville, Oregon | $919 millions |
Zuken Inc. | Yokohama, Japon | $187 millions |
Magma Design Automation Inc | Santa Clara, Californie | $75 millions |
Altium Ltd. | Sydney, Australie | |
Étapes de production
La CAO est divisée en plusieurs sous-étapes. Elles s'alignent la plupart du temps avec le processus de fabrication du concept pour masquer la création. Ce qui suit s'applique à la création de circuit/ASIC/FPGA mais cette méthodologie est similaire à celle appliquée pour les circuits conventionnels :
- Concept et architecture : le schéma du circuit est conçu et implémenté en Verilog, VHDL, SPICE ou d'autres formats parfois propriétaires
- Floorplanning ou optimisation : une étape de préparation qui consiste à créer une carte des emplacements des portes logiques sur la puce, les sources et les mises à terre, les entrées/sorties, et les hard macros (composants complexes comme des processeurs, DSP, mémoires, etc.). Cette étape est similaire à celle d'un urbaniste qui mettrait en place les zones résidentielles, commerciales et industrielles dans une ville.
- Synthèse logique : traduction de la description du circuit, de sa description logique (RTL, register transfer logic) (souvent spécifiée grâce à un langage dédié ou un HDL comme Verilog ou VHDL) vers un réseau composé de portes logiques et d'éléments rudimentaires. L'emplacement des éléments n'est pas encore spécifié à ce stade, on se contente d'établir une liste des éléments nécessaires pour réaliser les fonctions désirées.
- Synthèse du comportement, synthèse de haut niveau ou synthèse algorithmique : le niveau d'abstraction est plus élevé qu'avec la synthèse logique. Une description comportementale est convertie vers une description logique qui pourra être synthétisée. On utilise des langages comme du VHDL (description comportementale), SystemC ou C++. En sortie, on obtient une description en VHDL ou en Verilog.
- IP-core : description d'une unité logique complexe qui peut être réutilisée ou parfois modifiée par le client
Formats d'échange
- GDSII
- OpenAccess
- LEF/DEF (Library Exchange Format/Design Exchange Format)
- Verilog/SystemVerilog
- VHDL (Very High Speed Integrated Circuit Hardware Description Language)
- IDF