LEON - Définition et Explications

Source: Wikipédia sous licence CC-BY-SA 3.0.
La liste des auteurs de cet article est disponible ici.

Introduction

Architecture SPARC
Version 7
MB86900
Version 8
microSPARC SuperSPARC hyperSPARC TurboSPARC LEON (LEON est un processeur 32 bit RISC open source, compatible SPARC V8 (1987) développé par...)
Version 9
UltraSPARC (II, IIi, IIe, III, IIIi, IV, IV+, T1, T2, T2+, RK)
SPARC64 (II, III, GP, V, V+, VI, VII, VIIIfx)
niagra 3, OpenSPARC

LEON est un processeur (Le processeur, ou CPU (de l'anglais Central Processing Unit, « Unité centrale de...) 32 bit RISC open source, compatible SPARC (L'architecture SPARC est une architecture de processeur ouverte. « SPARC » est...) V8 (1987) développé par l'ingénieur (« Le métier de base de l'ingénieur consiste à résoudre des problèmes de nature...) suédois Jiri Gaisler pour l'ESA.

Il est téléchargeable sous licence LGPL (version 2) et GPL (version 3). Une version tolérante aux erreurs ("Fault Tolerant" - implémentant une détection d'erreurs permettant son usage (L’usage est l'action de se servir de quelque chose.) en conditions de radiations élevées) est aussi accessible pour LEON3.

Spécifications du processeur softcore Leon3

Le processeur softcore Leon3 est un modèle de processeur écrit en langage VHDL (VHDL est un langage de description matériel destiné à représenter le...). Comme son prédécesseur, le Leon3 est basé sur une architecture (L’architecture peut se définir comme l’art de bâtir des édifices.) RISC 32 bit. Le code source (Le code source (ou les sources voire le source) est un ensemble d'instructions écrites dans un...) est entièrement disponible sous licence GPL.

Caractéristiques

  • Jeu d'instructions SPARC avec l'extension V8
  • Pipeline de 7 étages
  • Contient des multiplieurs, diviseurs et unités MAC (multiplicateur-accumulateur)
  • fonctionne jusqu'à 125 MHz sur FPGA et 400 MHz sur un ASIC 0.13 µm
  • Cache de données (Dans les technologies de l'information (TI), une donnée est une description élémentaire, souvent...) et d'instructions séparés
  • Cache configurable : 1 à 4 étages, 1 à 256 kbytes par étage. Mémoire virtuelle (En informatique, le mécanisme de mémoire virtuelle a été mis au point dans les...) LRU ou LRR
  • MMU
  • interface (Une interface est une zone, réelle ou virtuelle qui sépare deux éléments. L’interface...) de bus AMBA 2 (AHB, APB)

Spécifications du processeur softcore Leon4

Le processeur softcore Leon4 présente en plus les caractéristiques suivantes dont on retiendra principalement la venue du multiprocesseur :

  • Jeu d'instructions SPARC V8 (extension au V8e incluse)
  • SMP
  • Jusqu'à 150 MHz sur FPGA et 1500 MHz sur ASIC 32 nm
  • 1.7 DMIPS/MHz, 2.1 CoreMark/MHz, 0.35 SPECint2000/MHz
Page générée en 0.034 seconde(s) - site hébergé chez Amen
Ce site fait l'objet d'une déclaration à la CNIL sous le numéro de dossier 1037632
Ce site est édité par Techno-Science.net - A propos - Informations légales
Partenaire: HD-Numérique